Ein von MIT-Forschern entwickelter neuer Chip könnte winzigen UAVs mit geringem Stromverbrauch dabei helfen, Hindernissen auszuweichen, während sie in einem industriellen HVAC-System um enge Ecken flitzen, um nach Gaslecks zu suchen.

Mit dem Chip können kleine autonome Roboter und andere batteriebeschränkte Geräte in Echtzeit detaillierte 3D-Karten ihrer Umgebung erstellen und dabei nur etwa so viel Strom wie eine einzelne LED verbrauchen. Ein Roboter könnte anhand einer solchen Karte einen kollisionsfreien Weg planen, um sein Ziel zu erreichen.

Typischerweise erfordert die Erstellung solch detaillierter Karten leistungshungrige Systeme und viel Speicher, um 3D-Darstellungen der Hindernisse in der Umgebung eines Roboters zu erstellen und zu speichern.

Die MIT-Forscher verfolgten einen anderen Ansatz, indem sie einen äußerst effizienten Mapping-Algorithmus mit spezieller {Hardware} kombinierten, die die Arbeitslast beschleunigen und so den Speicher- und Stromverbrauch minimieren soll.

Dieses System-on-a-Chip verbraucht nur etwa 6 Milliwatt Strom, ein Bruchteil der Leistung, die andere Systeme benötigen.

Durch diesen stromsparenden Betrieb könnte sich der Chip auch intestine für leichte Augmented-Actuality-Headsets eignen, die über einen längeren Zeitraum getragen werden können, für Anwendungen wie medizinische Simulationen im Bildungsbereich oder detaillierte Reparatur- und Montagearbeiten.

„Dieser Artikel zeigt ein wichtiges Beispiel dafür, wie man die gemeinsame Gestaltung von Algorithmus und {Hardware} nutzen kann, um die Energieeffizienz wirklich voranzutreiben. Es wurde zwar viel an kompakten 3D-Karten gearbeitet, aber das Besondere an dieser Arbeit ist, dass sie auch sicherstellt, dass der Prozess zur Generierung dieser Karten so effizient wie möglich ist. Unser Chip ermöglicht es Ihnen, sehr große Karten auf sehr kleinem Raum zu speichern, und das auf sehr energieeffiziente Weise“, sagt Vivienne Sze, Professorin am Fachbereich Elektrotechnik und Informatik (EECS), einem Mitglied von das Analysis Laboratory of Electronics (RLE) und leitender Autor von a Papier auf dem Chip.

Sie wird bei dem Artikel von den Co-Hauptautoren und MIT-Absolventen Zih-Sing Fu und Peter Zhi Xuan Li sowie Sertac Karaman, Professor für Luft- und Raumfahrt und Direktor von LIDS, begleitet. Die Arbeit wurde kürzlich auf dem IEEE Very Giant-Scale Built-in Circuits Symposium vorgestellt.

Eine kompaktere Karte

Für einen Roboter erfordert die Erstellung einer 3D-Karte, die die Hindernisse in seiner Umgebung einschließt, normalerweise viel Energie, da er die von seiner Kamera aufgenommenen Bilder speichern und alle 3D-Pixel in jedem Bild mehrmals verarbeiten muss.

Anstatt die Umgebung mithilfe von 3D-Pixeln darzustellen, bei denen es sich um Würfel handelt, die Voxel genannt werden, verwendeten die MIT-Forscher eine Technik, die die Hindernisse im Raum mithilfe von Ellipsoid-Blobs, sogenannten Gaußschen, abbildet.

Größe, Type und Dicke dieser Ellipsoide können stufenlos angepasst werden, sodass sie sich besser an die Type gekrümmter Objekte anpassen, als wenn man starre, würfelförmige Voxel verwendet.

Wichtig ist, dass die Karte die Hindernisse und den freien Raum um den Roboter herum erfasst, und diese zusammen ermöglichen es dem Roboter, einen sicheren, kollisionsfreien Weg zu planen. Die Abbildung von Hindernissen und freiem Raum mit Voxeln verbraucht typischerweise viel Speicher, was herkömmliche Methoden stromhungrig macht. Da sich Gaußsche Gleichungen flexibel an die Geometrie anpassen können, kann ein einzelnes längliches Ellipsoid einen Bereich darstellen, der viele Voxel beanspruchen würde, sodass besetzte Flächen und freier Raum viel kompakter erfasst werden.

Für ihr neues System-on-a-Chip namens Gleanmer verwendeten die Forscher ein Algorithmus namens GMMap, den ihr Labor entwickelt hat das effizient eine 3D-Karte der Umgebung des Roboters generiert und dabei Gaußsche Gleichungen zur Darstellung von Hindernissen verwendet.

Bei herkömmlichen Ansätzen müsste ein Roboter jedes Tiefenbild mehrmals laden und verarbeiten, um die Größe und Type der Ellipsoide anzupassen. Das System erstellt normalerweise Gaußsche Gleichungen, indem es alle Pixel in einem Bild miteinander vergleicht. Der dafür benötigte Speicher- und Leistungsbedarf bleibt jedoch für viele Edge-Geräte zu hoch.

Um dieses Downside zu lösen, haben die MIT-Forscher eine Technik erfunden, die in nur einem Durchgang aus Tiefenbildern hochpräzise Gaußkurven erzeugen kann. Anschließend können sie die Bilder verwerfen, sodass der Chip nie ein ganzes Bild auf einmal speichern muss.

Anstatt jedes Pixel mit jedem anderen Pixel im 3D-Bild zu vergleichen, geht ihr Algorithmus davon aus, dass benachbarte Pixel zum gleichen Gaußschen Diagramm gehören, sodass nur jedes Pixel mit seinen Nachbarn verglichen werden muss.

„Wir müssen zu jedem Zeitpunkt nur wenige Pixel im Speicher speichern, was den Speicherbedarf unseres Algorithmus erheblich reduziert“, sagt Li.

Co-Design nutzen

Doch während sich der Roboter durch den Raum bewegt, sieht er das gleiche Objekt meist aus verschiedenen Blickwinkeln. Wenn Gaußsche Werte generiert werden, überlappen sich einige, da sie dasselbe Objekt darstellen. Dadurch kann die 3D-Karte zu groß werden, um sie auf einem Edge-Gerät zu speichern.

Durch die Verschmelzung überlappender Gauß-Werte wird die Karte kompakter, dafür muss der Algorithmus jedoch normalerweise viele im Speicher gespeicherte Rohpixel verarbeiten. Die Forscher entwickelten eine neuartige Technik, um diesen Fusionsprozess direkt an überlappenden Gaußschen Pixeln durchzuführen, ohne dass die ursprünglichen Pixel erneut überprüft werden müssen. Da Gauß-Funktionen kompakter sind als Pixel, reduziert dies den Speicher- und Strombedarf erheblich.

Dasselbe Prinzip zieht sich durch ihren Algorithmus – die meisten Berechnungen basieren direkt auf kompakten Gaußschen Operatoren und nicht auf den Originalpixeln, was eine Energieeffizienz ermöglicht.

Die Forscher machen sich dieses Prinzip zunutze, um einen Chip zu entwerfen, der die Gauß-Funktionen, an denen er aktiv arbeitet, in einem kleinen, schnellen On-Chip-Speicher direkt neben den Recheneinheiten speichert. Dies ist nur möglich, weil die Gaußsche Karte so kompakt ist.

Die Gauß-Funktionen, an denen der Roboter als nächstes arbeiten muss, warten in den On-Chip-Speichereinheiten, sodass sie nicht aus weiter entfernten, stromhungrigen Off-Chip-Speichern abgerufen werden müssen.

„Durch einen dedizierten Speicher, der nur die Objekte speichert, die Sie in den vorherigen Bildern gesehen haben, können Sie viel effizienter auf die Daten zugreifen“, erklärt Fu.

Sie testeten das System-on-a-Chip, indem sie eine Reihe verschiedener, bereits vorhandener 3D-Umgebungen rekonstruierten. Der Chip kann auch Hindernisse und freien Raum direkt aus Reside-Daten rekonstruieren, die von einer iPhone-Kamera gestreamt werden.

Gleanmer generierte detaillierte 3D-Karten in Echtzeit und verbrauchte dabei etwa 6 Milliwatt Strom. Es benötigte nur etwa 2,5 Prozent der Leistung, die der beste existierende Chip für die Kartenerstellung benötigen würde.

Durch die Wiederverwendung kompakter Gauß-Operatoren entlang des Pfads während der Planung ermöglicht der Chip einem Roboter, eine sichere Flugbahn zu bestimmen, wobei er nur etwa 20 Prozent der Energie verbraucht, die er sonst benötigen würde.

„Wir reduzieren den Speicherverbrauch, indem wir sicherstellen, dass der Algorithmus effizient ist. Dann beschleunigen wir die Arbeitslast, die von diesem effizienten Algorithmus ausgeführt wird, sodass unser Chip am Ende so effizient wie möglich ist“, sagt Li.

Die Forscher planen, die Energieeffizienz weiter zu verbessern, indem sie die Verarbeitungseinheiten auf dem Chip näher an die Sensoren rücken, die Umweltdaten sammeln. Sie könnten auch zusätzliche Anwendungen erkunden, beispielsweise die Verwendung von Gauß-Funktionen zur Darstellung von Schaltplänen. Dies könnte KI-Systemen dabei helfen, effizienter über komplexe Baupläne nachzudenken.

„Echtzeit-3D-Kartierung conflict bisher das fehlende Factor für kleine autonome Systeme. Eine Drohne, die eine Pipeline inspiziert, oder eine AR-Brille, die durch einen Raum navigiert, müssen beide den Raum um sich herum verstehen – sofort, kontinuierlich und quick ohne Stromkosten. Gleanmer macht dies zum ersten Mal mit einem Chip möglich, den man zwischen den Fingern halten kann“, sagt Karaman.

Diese Arbeit wird teilweise vom MIT-MathWorks Fellowship, Amazon, der US Nationwide Science Basis und Intel unterstützt.

TSMC kündigte heute an, bis zum dritten Quartal dieses Jahres ein neues Chip-Design-Zentrum in München zu eröffnen, was als Sieg der Europäischen Union angesehen wird, da es die Selbstständigkeit in der Chipproduktion verfolgt.

Nach einem Artikel über Die Web site von Marketscreener (mit Reuters)„Diese Initiative ist Teil der breiteren Strategie von TSMC, um eine langfristige Präsenz auf dem Kontinent zu etablieren. In Zusammenarbeit mit Infineon, NXP und Bosch baut die Gruppe auch eine Semikonductor-Herstellungspflanze in Dresden, Deutschland, die als europäische Halbleiterfirma (ESMC) bezeichnet wird. Systeme. “

Und Ein Artikel von Wall Road Journal berichtete, dass TSMC sagte, das Designzentrum werde sich auf Hochleistungs- und energieeffiziente Chips für verschiedene Industriegeschäftssektoren und künstliche Intelligenz konzentrieren.

„Die Ankündigung erfolgt, als die Halbleiterindustrie weiterhin eine Welle starker Nachfrage nach Chips hat, um die Rechenzentren hinter dem KI -Growth zu versorgen“, erklärte das Journal. TSMC, das unter anderem Chips für NVIDIA, AMD und Intel herstellt, „… ist in diesem Jahr ein Umsatzwachstum von Mitte 20 Prozent und erwartet Einnahmen von KI-bezogenen Servern und Prozessoren im Jahr 2025.“

Der Design Hub wird das Netzwerk von TSMC von neun globalen Designzentren in Taiwan, dem chinesischen Festland, Japan, Kanada und den USA erweitern.

Die Bewegungen kommen, wenn sich globale Handelskonflikte und geopolitische Rivalitäten intensivieren. „…. Europäische Behörden ermutigen die lokale Entwicklung eines Chip-Ökosystems. TSMC, der weltweit führende Unternehmen in der Halbleiter-Gießerei, spielt eine zentrale Rolle in dieser Strategie, indem sie seine hochmodernen Technologien für europäische Industriekunden zur Verfügung stellen.“

SAN FRANCISCO – 15. Mai 2025 – Cognichip, das Unternehmen für Künstliche Chip Intelligence (ACI) für Semiconductor Design, kündigte heute seinen Begin mit 33 Millionen US -Greenback an Saatgutfinanzierung an.

Cognichip unter der Leitung von Lux Capital und Mayfield mit Unterstützung von FPV und Candou Ventures sagte Cognichip, es sei das erste physikalische Fundamentmodell (PIFM) für Halbleiter, das die Entwicklung von Entwicklungszeitplänen und die Reduzierung der Kosten beschleunigt.

Cognichip wurde von ehemaligen Mitarbeitern von Amazon, Google, Apple, Synopsys, Aquantia und KLA gegründet und hat zwei große Herausforderungen in der Entwicklung der Halbleiterentwicklung: hohe Kosten und Unzugänglichkeit. Das heutige Chip-Design ist zeitaufwändig und teuer und dauert oft 3-5 Jahre und über 100 Millionen US-Greenback, bevor er die Produktion erreicht. Traditionelle Ansätze, die darauf angewiesen sind, mehr Geld, Berechnung der Macht und Menschen auf das Drawback zu werfen, sind nicht mehr nachhaltig. Dies ist insbesondere angesichts des prognostizierten Mangels von 1 Million Fachkräften bis 2030 betrifft – eine Belegschaft, die das geschätzte Umsatzwachstum der Branche auf sein prognostiziertes Potenzial von 1 Billion US -Greenback einschränken kann (das geschätzte Umsatzwachstum der Branche (Deloitte). Cognichip baut ACI auf, um diese Probleme anzugehen und das Chip -Design schneller, einfacher und zugänglicher zu machen.

„Unsere Imaginative and prescient ist es, die Ökonomie des Halbleiterdesigns grundlegend umzugestalten“, sagte Faraj Aalaei, CEO und Gründer von Cognichip. „Als Gründer, der zwei Halbleiterunternehmen erfolgreich veröffentlicht hat, und als Risikokapitalgeber habe ich aus erster Hand gesehen, wie Semiconductor-Startups aufgrund hoher Kosten und langen Zeitplänen oft als„ überfundierbar “eingestuft werden. Mit dem Aufstieg der generativen KI haben wir einmal in der Technology einen Anteil, wie Chips, wie Chips, gegründet wurden. Innovation skalierbar, sicher und zugänglich für angehende zukünftige Pioniere unserer Branche.

Cognichips ACI führt ein bahnbrechendes, physikalisches AI-Basis-Modell ein, das absichtlich für das Design des Halbleiterdesigns gebaut wurde. ACI überdenken grundlegend 40 Jahre traditionelle Serienchip-Entwicklung mit einem modernen, kühnsten, gesprächigen Konversationsansatz, der groß angelegte, sichere, beschleunigte Recheninfrastrukturen nutzt.

Von Einzelpersonen bis hin zu Unternehmen ermöglicht ACI Engineering-Groups, effizienter und kostengünstiger zu arbeiten und künstliche Intelligenz als neuer Skalierungsfaktor für die Halbleiterindustrie zu erhöhen.

Zu den wichtigsten Vorteilen von ACI gehören:

• 50% schnellere Konstruktionszyklen: Reduziert die Zeit vom Konzept bis zur Produktion durch gleichzeitige lokale und globale Optimierung

• 75% Reduzierung der Entwicklungskosten: Reduziert drastisch den Aufwand und das Fachwissen, die für die Entwicklung und Prüfung von Chips erforderlich sind

• Verbesserte Leistung, Leistung und Effizienz: Beseitigt unnötiges Blähungen, indem sie Produkte näher an die Anforderungen bringen und kontinuierlich für Bereich und Strom optimieren

• Verbesserte Flexibilität: Passt sich leicht an Veränderungen der Marktanforderungen und Produktvariationen an und minimieren kostspielige Neugestaltungen

• Vereinfachte Skalierbarkeit: Ermöglicht die schnelle Erstellung neuer Produktvarianten, um die Marktanforderungen für flexibles Portfoliomanagement zu erfüllen

Über die Effizienz hinaus bringt ACI die dringend benötigte Flexibilität in die Lieferkette. Traditionell erfordert das Umschalten von Chipherstellern oder die Änderung von Produktionsprozessen umfangreiche Neugestaltungsanstrengungen. Die interoperable ACI -Lösung von Cognichip beseitigt diese Reibung, ermöglicht es nahtloser Skalierung, verringert die Risiken der Lieferkette und ermöglicht es Unternehmen, ein künftiges Wachstum mit größerer Beweglichkeit zu planen.

„Die Halbleiterindustrie befindet sich an einem kritischen Wendepunkt, wobei traditionelle Designmethoden in Bezug auf eskalierende Kosten und ein drohender Talentmangel zunehmend nicht nachhaltig werden. Cognichip verändert die Wirtschaft und Geschwindigkeit des Halbleiterdesigns grundlegend“, sagte Navin Chaddha, das Companion in Mayfield. „Wir freuen uns, mit Faraj Aalaei und dem Cognichip -Group zusammenzuarbeiten, während sie den Zugang zur Halbleiterinnovation demokratisieren und etwas wirklich revolutionäres aufbauen, das die AI -Infrastruktur von morgen betreibt.“

“Cognichip führt einen neuen Skalierungsfaktor für Halbleiter ein: Intelligenz. Indem sie KI tief in die Physik des Chip -Designs einbetten, beschleunigen sie Innovationen auf eine Weise, die traditionelle Skalierung niemals erreichen könnte, sagte Shahin Farshchi, Companion bei Lux Capital. „Wir glauben, dass der Ansatz von Cognichip die Grundlage der Halbleiterindustrie für die kommenden Jahrzehnte umgestalten wird.“

„Das Zusammenbrechen der traditionellen Barrieren des Chip-Designs ist nicht nur ein Wendepunkt für die Halbleiterindustrie. Sie kommt der gesamten globalen Technologiewirtschaft zugute“, sagte Pegah Ebrahimi-Mitbegründer und Geschäftsführer bei FPV Ventures. „Das Silicon Valley wurde wegen der hier geborenen Halbunternehmen auf die Karte gesetzt, und ich bin begeistert, ein Group von außergewöhnlichen Veteranen zu unterstützen, die erneut die Zukunft des Halbleiterdesigns umgestalten, die fortgeschrittene Rechenlösungen für jeden Spieler zugänglicher machen.

Kurz vor GTC (und für die 100. Folge des @HPCPodcasts und dieser von Liquid Cooling Firm gesponsert Coolit), Wir begrüßen einen speziellen Analyst für den speziellen Gäste- und Hochleistungs-Chipindustrieanalyst Dr. Ian CutressChief Analyst bei Mehr als Moore und Gastgeber des beliebten YouTube -Kanals TechTechpotato Um den Stand der KI und des fortschrittlichen Chips, der neuen Technologien und Architekturen, der Startup -Szene und den Prime -Developments im Halbleiterdesign und der Herstellung zu erörtern.

Er befasst sich auch mit der GPU -Landschaft unter Nvidia, AMD und Intel und wohin dieser Sektor geleitet wird.

Darüber hinaus teilt er seine Erwartungen an die wichtigsten Nachrichten und die wichtigsten Developments, die die NVIDIA GTC -Konferenz der nächsten Woche in San Jose hervorheben. Begleiten Sie uns für dieses lebhafte Gespräch.

Gesundheitsüberwachungs-Apps können Menschen dabei helfen, chronische Krankheiten zu bewältigen oder ihre Fitnessziele zu erreichen. Dafür wird lediglich ein Smartphone benötigt. Allerdings sind diese Apps oft langsam und energieineffizient, da die umfangreichen maschinellen Lernmodelle, die sie unterstützen, zwischen einem Smartphone und einem zentralen Speicherserver hin- und hergeschoben werden müssen.

Ingenieure beschleunigen die Arbeit häufig durch den Einsatz von {Hardware}, die den Datentransfer reduziert. Diese maschinellen Lernbeschleuniger können zwar die Berechnung rationalisieren, sind aber anfällig für Angreifer, die geheime Informationen stehlen können.

Um diese Schwachstelle zu verringern, haben Forscher vom MIT und dem MIT-IBM Watson AI Lab einen Beschleuniger für maschinelles Lernen entwickelt, der gegen die beiden häufigsten Angriffsarten resistent ist. Ihr Chip kann die Gesundheitsdaten, Finanzinformationen oder andere vertrauliche Daten eines Benutzers vertraulich halten und gleichzeitig dafür sorgen, dass riesige KI-Modelle effizient auf Geräten ausgeführt werden.

Das Workforce entwickelte mehrere Optimierungen, die eine hohe Sicherheit ermöglichen und das Gerät dabei nur geringfügig verlangsamen. Darüber hinaus hat die zusätzliche Sicherheit keinen Einfluss auf die Genauigkeit der Berechnungen. Dieser maschinelle Lernbeschleuniger könnte insbesondere für anspruchsvolle KI-Anwendungen wie Augmented und Digital Actuality oder autonomes Fahren von Nutzen sein.

Zwar würde die Implementierung des Chips ein Gerät etwas teurer und weniger energieeffizient machen, doch manchmal sei dies ein lohnender Preis für die Sicherheit, sagt Hauptautor Maitreyi Ashok, ein Doktorand der Elektrotechnik und Informatik (EECS) am MIT.

„Es ist wichtig, bei der Entwicklung von Grund auf die Sicherheit zu berücksichtigen. Wenn man versucht, nach der Entwicklung eines Programs auch nur ein minimales Maß an Sicherheit hinzuzufügen, ist das unerschwinglich teuer. Wir konnten viele dieser Kompromisse während der Entwicklungsphase effektiv ausgleichen“, sagt Ashok.

Zu ihren Co-Autoren gehören Saurav Maji, ein EECS-Scholar; Xin Zhang und John Cohn vom MIT-IBM Watson AI Lab; und die leitende Autorin Anantha Chandrakasan, MITs Chefinnovations- und Strategiebeauftragte, Dekanin der College of Engineering und Vannevar Bush-Professorin der EECS. Die Forschungsarbeit wird auf der IEEE Customized Built-in Circuits Convention vorgestellt.

Seitenkanalanfälligkeit

Die Forscher konzentrierten sich auf einen Typ von maschinellem Lernbeschleuniger namens Digital In-Reminiscence Compute. Ein digitaler IMC-Chip führt Berechnungen im Speicher eines Geräts durch, wo Teile eines maschinellen Lernmodells gespeichert werden, nachdem sie von einem zentralen Server übertragen wurden.

Das gesamte Modell ist zu groß, um es auf dem Gerät zu speichern. Indem IMC-Chips es jedoch in Teile zerlegen und diese Teile so oft wie möglich wiederverwenden, reduzieren sie die Datenmenge, die hin und her verschoben werden muss.

IMC-Chips können jedoch anfällig für Hackerangriffe sein. Bei einem Aspect-Channel-Angriff überwacht ein Hacker den Stromverbrauch des Chips und verwendet statistische Techniken, um Daten während der Berechnung des Chips zurückzuentwickeln. Bei einem Bus-Probing-Angriff kann der Hacker Teile des Modells und des Datensatzes stehlen, indem er die Kommunikation zwischen dem Beschleuniger und dem externen Speicher untersucht.

Digital IMC beschleunigt die Berechnung, indem Millionen von Operationen gleichzeitig ausgeführt werden. Diese Komplexität macht es jedoch schwierig, Angriffe mit herkömmlichen Sicherheitsmaßnahmen zu verhindern, sagt Ashok.

Sie und ihre Mitarbeiter verfolgten einen dreigleisigen Ansatz, um Aspect-Channel- und Bus-Probing-Angriffe zu blockieren.

Zunächst verwendeten sie eine Sicherheitsmaßnahme, bei der die Daten im IMC in zufällige Teile aufgeteilt werden. So könnte beispielsweise ein Bit Null in drei Bits aufgeteilt werden, die nach einer logischen Operation immer noch Null ergeben. Der IMC rechnet nie mit allen Teilen in derselben Operation, sodass ein Seitenkanalangriff niemals die tatsächlichen Informationen rekonstruieren könnte.

Damit diese Technik funktioniert, müssen jedoch Zufallsbits hinzugefügt werden, um die Daten aufzuteilen. Da digitale IMCs Millionen von Operationen gleichzeitig ausführen, wäre die Generierung so vieler Zufallsbits zu aufwändig. Für ihren Chip haben die Forscher einen Weg gefunden, die Berechnungen zu vereinfachen, sodass die Daten leichter und effektiver aufgeteilt werden können, ohne dass Zufallsbits erforderlich sind.

Zweitens verhinderten sie Bus-Probing-Angriffe mithilfe einer einfachen Chiffre, die das im externen Speicher des Chips gespeicherte Modell verschlüsselt. Diese einfache Chiffre erfordert nur einfache Berechnungen. Darüber hinaus entschlüsselten sie die auf dem Chip gespeicherten Teile des Modells nur, wenn dies erforderlich battle.

Drittens haben sie zur Verbesserung der Sicherheit den Schlüssel zum Entschlüsseln der Chiffre direkt auf dem Chip generiert, anstatt ihn mit dem Modell hin und her zu bewegen. Sie haben diesen einzigartigen Schlüssel aus zufälligen Variationen des Chips generiert, die während der Herstellung eingeführt werden, und dabei eine sogenannte physikalisch nicht klonbare Funktion verwendet.

„Vielleicht ist ein Draht etwas dicker als ein anderer. Wir können diese Variationen nutzen, um Nullen und Einsen aus einem Schaltkreis zu bekommen. Für jeden Chip können wir einen zufälligen Schlüssel erhalten, der konsistent sein sollte, da sich diese zufälligen Eigenschaften im Laufe der Zeit nicht wesentlich ändern sollten“, erklärt Ashok.

Sie verwendeten die Speicherzellen auf dem Chip wieder und nutzten die Unvollkommenheiten in diesen Zellen, um den Schlüssel zu generieren. Dies erfordert weniger Rechenleistung als die Generierung eines Schlüssels von Grund auf.

„Da Sicherheit bei der Entwicklung von Edge-Geräten zu einem kritischen Thema geworden ist, muss ein vollständiger System-Stack entwickelt werden, der sich auf den sicheren Betrieb konzentriert. Diese Arbeit konzentriert sich auf die Sicherheit von Machine-Studying-Workloads und beschreibt einen digitalen Prozessor, der übergreifende Optimierung verwendet. Er umfasst verschlüsselten Datenzugriff zwischen Speicher und Prozessor, Ansätze zur Verhinderung von Aspect-Channel-Angriffen durch Randomisierung und die Ausnutzung von Variabilität zur Generierung einzigartiger Codes. Solche Designs werden bei zukünftigen Mobilgeräten von entscheidender Bedeutung sein“, sagt Chandrakasan.

Sicherheitsprüfung

Um ihren Chip zu testen, schlüpften die Forscher in die Rolle von Hackern und versuchten mittels Aspect-Channel- und Bus-Probing-Angriffen geheime Informationen zu stehlen.

Selbst nach Millionen von Versuchen konnten sie keine echten Informationen rekonstruieren oder Teile des Modells oder Datensatzes extrahieren. Auch die Chiffre blieb unknackbar. Im Gegensatz dazu waren nur etwa 5.000 Versuche nötig, um Informationen von einem ungeschützten Chip zu stehlen.

Die zusätzlichen Sicherheitsmaßnahmen verringerten die Energieeffizienz des Beschleunigers und erforderten zudem eine größere Chipfläche, was die Herstellung teurer machte.

Das Workforce plant, Methoden zu erforschen, mit denen sich der Energieverbrauch und die Größe des Chips in Zukunft reduzieren lassen, was eine Implementierung im großen Maßstab erleichtern würde.

„Wenn es zu teuer wird, wird es schwieriger, jemanden davon zu überzeugen, dass Sicherheit von entscheidender Bedeutung ist. Zukünftige Arbeiten könnten diese Kompromisse untersuchen. Vielleicht könnten wir es etwas weniger sicher machen, aber einfacher zu implementieren und weniger teuer“, sagt Ashok.

Die Forschung wird zum Teil vom MIT-IBM Watson AI Lab, der Nationwide Science Basis und einem Mathworks Engineering Fellowship finanziert.